די PCI-SIG אָרגאַניזאַציע האָט מודיע געווען די אָפֿיציעלע מעלדונג פֿון די PCIe 6.0 ספּעציפֿיקאַציע סטאַנדאַרט v1.0, און דערקלערט די פֿאַרענדיקונג.
ווייטער מיט דער קאנווענץ, פארדאפלט זיך די באנדווידט גיכקייט ווייטער, ביז 128GB/s (אייניריקעשאנעל) ביי x16, און ווייל PCIe טעכנאלאגיע ערלויבט פול-דופלעקס ביידירעקשאנעל דאטן פלוס, איז די גאנצע צוויי-וועג דורכפיר 256GB/s. לויטן פלאן, וועלן זיין קאמערציעלע ביישפילן 12 ביז 18 חדשים נאך דער ארויסגעבונג פון דעם סטאנדארט, וואס איז בערך 2023, זאל ערשט זיין אויף דער סערווער פלאטפארמע. PCIe 6.0 וועט קומען ביים סוף פונעם יאר פריסטנס, מיט א באנדווידט פון 256GB/s.
צוריק צו דער טעכנאָלאָגיע אַליין, PCIe 6.0 ווערט באַטראַכט ווי די גרעסטע ענדערונג אין PCIe'ס כּמעט 20-יאָר געשיכטע. צו זיין ערלעך, PCIe 4.0/5.0 איז אַ קליינע מאָדיפיקאַציע פון 3.0, ווי צום ביישפּיל די 128b/130b קאָדירונג באַזירט אויף NRZ (Non-Return-to-Zero).
PCIe 6.0 איז געטוישט צו PAM4 פּולס AM סיגנאַלינג, 1B-1B קאָדירונג, אַן איינציקער סיגנאַל קען זיין פיר קאָדירונג (00/01/10/11) שטאַטן, טאָפּלט די פריערדיקע, אַלאַוינג פֿאַר ביז 30GHz אָפטקייט. אָבער, ווייַל PAM4 סיגנאַל איז מער שוואַך ווי NRZ, איז עס יקוויפּט מיט FEC פאָרווערד טעות קערעקשאַן מעקאַניזאַם צו קאָריגירן סיגנאַל טעותים אין די לינק און ענשור דאַטן אָרנטלעכקייט.
אין צוגאב צו PAM4 און FEC, די לעצטע הויפט טעכנאָלאָגיע אין PCIe 6.0 איז די נוצן פון FLIT (Flow Control Unit) קאָדירונג אויף די לאָגישע מדרגה. אין פאַקט, PAM4, FLIT איז נישט קיין נייע טעכנאָלאָגיע, אין די 200G+ אולטראַ-הויך-גיכקייַט עטהערנעט איז לאַנג געווען געווענדט, וואָס PAM4 האט נישט געקענט גרויס-מאָסשטאַביגע פּראָמאָציע די סיבה איז אַז די קאָסטן פון די פיזישע שיכט איז צו הויך.
דערצו בלייבט PCIe 6.0 צוריק-קאמפאטיבל.
PCIe 6.0 פאָרזעצט צו פאַרדאָפּלען די I/O באַנדברייט צו 64GT/s לויט דער טראַדיציע, וואָס ווערט געווענדט צו דער פאַקטישער PCIe 6.0X1 יונידירעקשאַנאַלער באַנדברייט פון 8GB/s, PCIe 6.0×16 יונידירעקשאַנאַלער באַנדברייט פון 128GB/s, און pcie 6.0×16 ביידירעקשאַנאַלער באַנדברייט פון 256GB/s. PCIe 4.0 x4 SSDs, וואָס ווערן היינט וויידלי גענוצט, וועלן נאָר דאַרפן PCIe 6.0 x1 צו טאָן דאָס.
PCIe 6.0 וועט פארזעצן די 128b/130b ענקאָודינג וואָס איז איינגעפירט געוואָרן אין דער תקופה פון PCIe 3.0. אין דערצו צו דער אָריגינעלער CRC, איז אינטערעסאַנט צו באַמערקן אַז דער נייער קאַנאַל פּראָטאָקאָל שטיצט אויך די PAM-4 ענקאָודינג וואָס ווערט גענוצט אין Ethernet און GDDR6x, און ערזעצט PCIe 5.0 NRZ. מער דאַטן קענען ווערן פּאַקט אין איין קאַנאַל אין דער זעלבער צייט, ווי אויך אַ נידעריק-לעיטענסי דאַטן טעות קערעקשאַן מעקאַניזם באַקאַנט ווי פאָרווערד טעות קערעקשאַן (FEC) צו מאַכן פאַרגרעסערן באַנדווידט מעגלעך און פאַרלאָזלעך.
אסאך מענטשן קענען פרעגן, PCIe 3.0 באנדווידט ווערט אפט נישט אויסגענוצט, PCIe 6.0 איז וואס איז דער נוץ? צוליב דעם פארמערטן אין דאטן-הונגעריקע אפליקאציעס, אריינגערעכנט קינסטלעכע אינטעליגענץ, ווערן IO קאנאלן מיט שנעלערע טראנסמיסיע ראטעס מער און מער די פארלאנג פון קאסטומערס אין דעם פראפעסיאנעלן מארקעט, און די הויכע באנדווידט פון PCIe 6.0 טעכנאלאגיע קען פולשטענדיג עפענען די פערפארמענס פון פראדוקטן וואס דארפן הויכע IO באנדווידט, אריינגערעכנט אקסעלעראטארן, מאשין לערנען און HPC אפליקאציעס. PCI-SIG האפט אויך צו נוצן די וואקסנדע אויטאמאטיוו אינדוסטריע, וואס איז א הייסע פלאץ פאר האלב-קאנדוקטארן, און די PCI-Special Interest Group האט געגרינדעט א נייע PCIe טעכנאלאגיע ארבעטס גרופע צו פאקוסירן אויף ווי אזוי צו פארגרעסערן די אדאפטאציע פון PCIe טעכנאלאגיע אין דער אויטאמאטיוו אינדוסטריע, ווייל די עקאסיסטעם'ס פארגרעסערטע פארלאנג פאר באנדווידט איז קלאר. אבער, ווייל דער מיקראפראסעסאר, GPU, IO דעווייס און דאטן סטארעדזש קענען ווערן פארבונדן צום דאטן קאנאל, כדי צו באקומען די שטיצע פון PCIe 6.0 אינטערפייס, דארפן מאדערבאארד פאבריקאנטן זיין עקסטרע פארזיכטיג צו אראנזשירן א קאבל וואס קען האנדלען מיט הויך-גיך סיגנאלן, און טשיפסעט פאבריקאנטן דארפן אויך מאכן די נויטיגע צוגרייטונגען. אן אינטעל ווארטזאגער האט אפגעזאגט צו זאגן ווען PCIe 6.0 שטיצע וועט ווערן צוגעגעבן צו דעווייסעס, אבער האט באשטעטיגט אז די קאנסומער עלדער לייק און סערווער זייט סאפייער ראפידס און פאנטע וועקיא וועלן שטיצן PCIe 5.0. NVIDIA האט אויך אפגעזאגט צו זאגן ווען PCIe 6.0 וועט ווערן איינגעפירט. אבער, BlueField-3 Dpus פאר דאטן צענטערס שטיצן שוין PCIe 5.0; די PCIe ספעק ספעציפיצירט נאר די פונקציעס, פערפארמאנס, און פאראמעטערס וואס דארפן ווערן אימפלעמענטירט אויף דער פיזישער שיכט, אבער ספעציפיצירט נישט ווי אזוי זיי צו אימפלעמענטירן. מיט אנדערע ווערטער, פאבריקאנטן קענען דיזיינען די פיזישע שיכט סטרוקטור פון PCIe לויט זייערע אייגענע באדערפענישן און אקטועלע באדינגונגען צו פארזיכערן פונקציאנאליטעט! קאבל פאבריקאנטן קענען שפילן מער פלאץ!
פּאָסט צייט: יולי-04-2023
